旁路电容和去耦电容
基础简介
实际电容基础
电容模型
寄生电感的阻抗随频率升高而升高，电阻开始占主导作用。（开始呈感性），如下图所示
旁路电容和去耦电容
旁路电容
滤掉频率较高的干扰信号
去耦电容
IC启动或者切换工作状态时，有较高的电流波动，避免干扰信号返回电源。
去耦电容选择
并联电容（两颗电容并联，增大滤波范围）
相同封装，不同容值
不同封装，相同容值
不同封装，不同容值（下图为0805 10uf和0603 100pf并联）
从上边的结果可以看到，封装是影响寄生电感很大的因素（从而影响自谐振时的频率）
最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感
容值的计算
选用不严格，可按C=1/F
去耦电容容值计算方法： 推荐使用远大于1/m乘以等效开路电容的电容值。
此处m是在IC的电源插针上所允许的电源总线电压变化的最大百分数，一般IC的数据手册都会给出具体的参数值。
等效开路电容定义为：
C=P/（fU^2） 式中：
P——IC所耗散的总瓦数；
U——IC的最大DC供电电压；
f——IC的时钟频率。
PCB布线
- “电源 – 去耦电容 – 地”三点一线的距离越近，则去耦的效果越好；
- 电容要尽量靠近器件的电源引脚并与之直接相连
- 减少电容的引线或引脚的长度
- 尽量使用宽的连线
- 电容的过孔要尽量靠近其焊盘（能打在焊盘上最佳）
电容之间别共用过孔
容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位置。容值稍大些的可以距离稍 远，最外层放置容值最大的。
去耦半径：
考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流（或电压），就必须先感知到这个电压扰动。信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。同样，电容的补偿电流到达扰动区也需要一个延迟。因此必然造成噪声源和电容补偿电流之间的相位上的不一致。
设电容自谐振频率为f，v为信号在PCB上的传输速度，v=c/εr*0.5，其中c=3*10^8m/s，^
εr是PCB板的介电常数，常用PCB板材Fr4一般在4.2-4.5左右，此时v=1.3*10^8m/s。对应波长为
补偿电流表达式
其中，A是电流幅度，R为需要补偿的区域到电容的距离，C为信号传播速度。
当扰动区到电容的距离达到λ/4时，补偿电流的相位为π，和噪声源相位刚好差180度，即完全反相。此时补偿电流不再起作用，去耦作用失效，补偿的能量无法及时送达。为了能有效传递补偿能量，应使噪声源和补偿电流的相位差尽可能的小，最好是同相位的。距离越近，相位差越小，补偿能量传递越多，如果距离为0，则补偿能量百分之百传递到扰动区
电容去耦半径R一般为波长的1/40~1/50，此处我们选择1/50，则常见0603 100nF电容的去耦半径约为：
R=（1/50）1.3*10^8^/(125.8*10^6)=0.02m
转载自：
https://blog.csdn.net/u010632165/article/details/121155170
https://blog.csdn.net/monkey_d_xue/article/details/130555735
