Hello World
发表于
Welcome to Hexo! This is your very first post. Check documentation for more info. If you get any problems when using Hexo, you can find the answer in troubleshooting or you can ask me on GitHub.
Quick StartCreate a new post1$ hexo new "My New Post"
More info: Writing
Run server1$ hexo server
More info: Server
Generate static files1$ hexo generate
More info: Generating
Deploy to remote sites1$ hexo deploy
More info: Deployment
STM32
发表于|STM32
转载自b站江协科技
基础概述外设表
英文缩写
名称
英文缩写
名称
NVIC
嵌套向量中断控制器
CAN
CAN通信
SysTick
系统滴答定时器
USB
USB通信
RCC
复位和时钟控制
RTC
实时时钟
GPIO
通用IO口
CRC
CRC校验
AFIO
复用IO口
PWR
电源控制
EXTI
外部中断
BKP
备份寄存器
TIM
定时器
IWDG
独立看门狗
ADC
模数转换器
WWDG
窗口看门狗
DMA
直接内存访问
DAC
数模转换器
USART
同步/异步串口通信
SDIO
SD卡接口
I2C
I2C通信
FSMC
可变静态存储控制器
SPI
SPI通信
USB OTG
USB主机接口
命名规则
系统结构
引脚定义
启动设置
最小结构
补充:使用32.768k的原因
\begin{array}\\
2^{15} = 32768 \\
所以对该晶振进行15次二分频,就可以得到1hz的时钟
\end{array}软件安装
keil (5及以上安装支持包)
STLINK
USB转插口
工程建立基于库函数的 ...
旁路电容和去耦电容
发表于|PCB
基础简介实际电容基础
电容模型
寄生电感的阻抗随频率升高而升高,电阻开始占主导作用。(开始呈感性),如下图所示
旁路电容和去耦电容
旁路电容
滤掉频率较高的干扰信号
去耦电容
IC启动或者切换工作状态时,有较高的电流波动,避免干扰信号返回电源。
去耦电容选择
并联电容(两颗电容并联,增大滤波范围)
相同封装,不同容值
不同封装,相同容值
不同封装,不同容值(下图为0805 10uf和0603 100pf并联)
从上边的结果可以看到,封装是影响寄生电感很大的因素(从而影响自谐振时的频率)
最好不用电解电容,电解电容是两层薄膜卷起来的,这种卷起来的结构在高频时表现为电感
容值的计算
选用不严格,可按C=1/F
去耦电容容值计算方法: 推荐使用远大于1/m乘以等效开路电容的电容值。
此处m是在IC的电源插针上所允许的电源总线电压变化的最大百分数,一般IC的数据手册都会给出具体的参数值。
等效开路电容定义为:
C=P/(fU^2) 式中:
P——IC所耗散的总瓦数;
U——IC的最大DC供电电压;
f——IC ...
元器件选型
发表于|负反馈和放大电路基础
基本运放
参数:
供电电压Vs
压摆率SR
SR>=2πAf
增益带宽积
GBW>=(10-100)*gain*f
输入偏置电流IB——越小越好(精密场合考虑)
噪声(越小越好)
静态电流IQ(低功耗场合考虑)
输入失调电压VOS
输入和输出电压范围(轨到轨)
短路电流Isc(输出的驱动能力)
输入阻抗impedance
电阻选型
电容选型
ad基础
发表于|PCB
AD工程组成和创建(1)组成
原理图库
原理图
PCB库
PCB
生产文件
(2)创建
创建工程
创建原理图库、原理图、PCB库、PCB
元件库创建
元件模型的组成
边框、引脚(注意电气属性)、描述
操作界面
基本操作
描述
其中,Designator(常见写法R?、U?、C?、J?等)
快捷键
新建模型:TC
对齐: A
移动; M
元件旋转: space
位号递增复制: shift拖动
其他
排针可以使用阵列粘贴,粘贴多个引脚(编辑菜单下)
原理图绘制
放置元件
连线,编写网络标号
元件编号
快捷键:TAA
封装
工具——封装管理器
错误检测
设置检查规则
工程选项
编译
PCB元件绘制
组成
阻焊:防止绿油覆盖
通孔,表贴
测量:ctrl+m 删除测量数据shift + c
顶部覆盖层:TOP Overlayer
画直线:PL
按坐标移动:M
设置原点:EOS
将原点定位到中心点:EFC
阵列粘贴:复制后EA
改变线的角度:shift + 空格
只显示当前层:shi ...
verilog
发表于|FPGA
原文链接:https://blog.csdn.net/jac_chao/article/details/123744724
标识符
用途: 用于定义常数、变量、信号、端口、子模块或参数名称。
组成:字母、数字、$、下划线任意组合而成
注意事项:
区分大小写
第一个字符是字母或者下划线
逻辑值
0: 低电平
1:高电平
x: 表示状态未知
z:表示高阻状态
注意:Z,X不区分大小写。(例如0z1x和0Z1X表示同一个数据)
逻辑运算(1) 逻辑运算符:&&(与)、==(相等)、||(或)、!=(不等)
如 m&&n : 判断m和n是否全为真(非0即为真),真则输出1’b1,否则输出1’b0 (4’b1010&4’b0101 = 1’b1)
最后输出结果只有1bit
(2) 按位运算符: &、|、~、^、~&、~^、~|
如 m&n : 是把m的每一位与n的每一位按位做与运算 (4’b1010&4’b0101 = 4’b0000)
输出结果与m/n的bit数相同
(3) 归约运算符: &、|、 ...
公告
This is my Blog
2025-12-04 THU
晴 3 ℃
💧 100%
22:37:54
北风
成都市
P M
网站资讯
文章数目 :
45
已运行时间 :
970 天
本站访客数 :
1690
本站总访问量 :
1880
最后更新时间 :
8 个月前

